等等。根据《产品需求说明书》分析制定硬件总体设计方案，寻求关键元器件的性能的技术资料、技术支持、技术途径。在总体设计方案的基础上需要比较充分的考虑技术的可行性、可靠性和成本的控制，并对开发调试工具提出明确的要求、关键元器件索取样品。

　　如上图，标注了最大输出电流，这样可以方便别人修改电路的时候，知道电源能不能带得起负载。也可以写参数，如：输入电压范围，适用的温度范围，甚至是数字电路中的真值表等。【来源：队长-Leader 原理图设计规范】

　　如上图所示，每个电阻都写上阻值、精度。针对大功率电阻，也可以写上功率，要视具体情况灵活变通。一般对于开关电源上的采样电阻以及运放电路上的电阻得用1%精度，上下拉电阻可以使用5%精度。PS：这里的阻值不建议写成102，要直接写成1K。尽量不要让别人去做这个换算，或者人家也不会算。【来源：队长-Leader 原理图设计规范】

　　如上图所示，每个电容都写上了容值和耐压。针对高精度电容，也可以写上精度，或者是材质。如：瓷片电容的材质有X7R、Y5V、NP0等。PS：这里的容值不建议写成105，要直接写成1uF。【来源：队长-Leader 原理图设计规范】

　　如上图所示，增加L1电感，以便维修时可以断开，更容易排查故障。这里可以使用电感、磁珠或者0R电阻，视具体情况而定。但是也有特殊情况，如果负载特别大，需要的串入的元件功率很大，成本增加太多，也是划不来的，这时，可以不加。如果后面接的是QFP64封装之类芯片，功率又比较小，可以串入元件，因为QFP焊接不良的情况会比较多。【来源：队长-Leader 原理图设计规范】

　　BOM表就是物料清单，尽量让物料的种类少一些，可以让采购员减少工作量，也会在生产上减少很多问题。这里有两个上拉电阻，一个4.7K，一个10K，如果这个阻值影响不大的线K。去耦电容也是雷同的操作。

　　如上图所示。对于双电源系统来说，要在电源符号上写上正负号，单电源系统可以只写正号。但是千万不要用VCC，不然别人看的时候还要观察一下是几V供电的。

　　如上图所示，只有一个地平面，则用GND。有数字地和模拟地，则用AGND、DGND。也有一些系统还有视频地、音频地等，也要用不同的符号。注意：不要把GND这些网络名给隐藏掉了，会容易出问题。【来源：队长-Leader 原理图设计规范】

　　如上图所示，增加了测试点。测试点也就是一个圆形的pad，裸铜的。在一些QFP、BGA、QFN封装的芯片，有的引脚很难用示波器测量，这时可以增加测试点，方便操作。

　　如上图所示，PC7、PC6是接OLED12864的IIC接口。这里的网络标号增加OLED前缀，以减少网络标号的冲突，也增加了可读性。同理，接温度传感器的网络可以写DS18B20_DATA，网络标号上增加了元件名。的芯片也是一样的操作。所有的网络标号均使用大写字母。

　　在设计初期或是不经意，或是工期太赶，就没有那么多时间去研究电路上的接法是否正确。这时可以使用一些预留的电路，来提高整板的容错性。如上图所示，假设工程师还不确定是RX对TX还是RX对TX时，可以使用四个电阻来实现这两种接法。（NC为不接）焊上R11和R14，不焊R12和R13时，是RX对RX，TX对TX的接法。不焊R11和R14，焊上R12和R13时，是RX对TX，TX对RX的接法。当调试通过后，再把这四个电阻去掉，并连上正确的接法。这样既能保证工期，又不会出错。如果一个板子，不太确定用STM32的F103还是F407，此时，可以做成兼容设计。【来源：队长-Leader 原理图设计规范】

　　按照均匀分布、重心平衡、版面美观的标准优化布局，对于相同结构电路部分，尽可能采用“对称式”标准布局，晶体、晶振靠近相关器件放置、多负载应平衡放置。

　　所有器件应放置在板面，另外布局应尽量满足总的连线尽可能的短，关键信号线最短；高电压、大电流信号与小电流，低电流的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分；高温发热器件要远离其他器件进行放置。

　　除了接口器件等特殊需要外，其他器件本体都不能超出PCB边缘，满足引脚焊盘边缘（或器件本体）距离传送边≥5mm的要求。

　　器件布局栅格的设置，一般IC器件布局是，栅格应为50--100mil，小型表面安装器件，如表面贴装元件布局时，栅格设置应不少于25mil。

　　根据结构要素图，放置接插件、安装孔、指示灯等需要定位的器件，并给这些器件赋予不可移动属性，并进行尺寸标注。

　　同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。

　　BGA与相邻元件的距离大于5mm，IC大于2mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元器件，在焊接面其周围5mm内也不能有贴装元器件。

　　IC去耦电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短，另外模拟元器件的模拟地不允许接数字地，数字地的接地端不允许接模拟地。

　　所有反馈元器件必须放近运算放大器，运算放大器与其他模块中的去耦电容必须非常接近POWER PIN，该部分的电容布局有优先级要高于电阻的布局。

　　“PCB布局布线的相关基本原理和设计技巧1、[问] 高频信号布线时要注意哪些问题？[答 ]信号线的阻抗匹配；与其他信号线的空间隔离；对于数字高频信号，差分线、[问] 在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？[答] 对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板。3、[问] 是不是板子上加的去耦电容越多越好？[答] 去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号。4、[问] 一个好的板子它的标准是什么？[答] 布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线、[问] 通孔和盲孔对信号的差异影响有多大？应用的原则是什么？[答] 采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。6、[问] 在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？[答] 如果你有高频20MHz信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。这样的目的是：对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；地平面把模拟信号和其他数字信号进行隔离；地回路足够小，因为你打了很多过孔，地又是一个大平面。7、[问] 在电路板中，信号输入插件在PCB左边沿，mcu在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源IC输出5V经过一段比较长的路径才到达MCU），还是把电源IC放置到中间偏右（电源IC的输出5V的线到达MCU就比较短，但输入电源线就经过比较长一段PCB板）？或是有更好的布局？[答] 首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高；模拟部分和你的ＭＣＵ是否是一个电源，在高电路的设计中，建议把模拟部分和数字部分的电源分开；对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响。8、[问] 在高速信号链的应用中，对于多ASIC都存在模拟地和数字地，究竟是采用地分割，还是不分割地？既有准则是什么？哪种效果更好？[答] 迄今为止，没有定论。一般情况下你可以查阅芯片的手册。ADI所有混合芯片的手册中都是推荐你一种接地的方案，有些是推荐公地、有些是建议隔离地。这取决于芯片设计。9、[问] 何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的长度之差不能超过多少？如何计算？[答] 差分线计算思路：如果你传一个正弦信号，你的长度差等于它传输波长的一半是，相位差就是180度，这时两个信号就完全抵消了。所以这时的长度差是值。以此类推，信号线差值一定要小于这个值。10、[问] 高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分走线，又要求两组信号是正交的？[答] 蛇形走线，因为应用场合不同而具不同的作用：如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如PCI-Clk,AGPCIK,IDE,DIMM等信号线。若在一般普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线G的对讲机中就用作电感。对一些信号布线长度要求必须严格等长，高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如INTELHUB架构中的HUBLink，一共13根，使用233MHz的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟IC引脚一般都接; 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。11、[问]在设计PCB时，如何考虑电磁兼容性EMC/EMI，具体需要考虑哪些方面？采取哪些措施？[答] 好的EMI/EMC 设计必须一开始布局时就要考虑到器件的位置, PCB 叠层的安排，重要联机的走法， 器件的选择等。例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率(slew rate)尽量小以减低高频成分，选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。另外，注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance 尽量小)以减少辐射， 还可以用分割地层的方式以控制高频噪声的范围，适当的选择PCB 与外壳的接地点。12、[问] 请问射频宽带电路PCB的传输线设计有何需要注意的地方？传输线的地孔如何设置比较合适，阻抗匹配是需要自己设计还是要和PCB加工厂家合作？[答] 这个问题要考虑很多因素．比如PCB材料的各种参数，根据这些参数建立的传输线模型，器件的参数等。阻抗匹配一般要根据厂家提供的资料来设计。13、[问] 在模拟电路和数字电路并存的时候，如一半是FPGA或单片机数字电路部分，另一半是DAC和相关放大器的模拟电路部分。各种电压值的电源较多，遇到数模双方电路都要用到的电压值的电源，是否可以用共同的电源，在布线和磁珠布置上有什么技巧？[答] 一般不建议这样使用．这样使用会比较复杂，也很难调试。14、[问] 您好，请问在进行高速多层PCB设计时，关于电阻电容等器件的封装的选择的，主要依据是什么？常用那些封装，能否举几个例子。[答] 0402是手机常用；0603是一般高速信号的模块常用；依据是封装越小寄生参数越。